求是缘半导体周要闻－莫大康(2026.9.14)城事通CityScope——中山一站式本地生活服务平台/城事通CityS

200-01-01

阅读：0

[摘要] 01华为旗舰发布会时隔六年详解麒麟芯片，麒麟9050 Pro首发“韬定律”技术9月7日，华为在广州举办HarmonyOS 7及全场景新品发布会。常务董事、终端BG董事长余承东正式推出新一代旗舰芯片麒麟9050 Pro，并由三折叠手机华为Mate XT 2非凡大师首发搭载。据华为介绍，通过软硬芯云深度协同，整机性能较前代提升42%。这是

华为旗舰发布会时隔六年详解麒麟芯片，麒麟9050 Pro首发“韬定律”技术

9月7日，华为在广州举办HarmonyOS 7及全场景新品发布会。常务董事、终端BG董事长余承东正式推出新一代旗舰芯片麒麟9050 Pro，并由三折叠手机华为Mate XT 2非凡大师首发搭载。据华为介绍，通过软硬芯云深度协同，整机性能较前代提升42%。

这是继2020年华为Mate 40全球发布会之后，华为时隔六年在旗舰发布会上推出了新一代旗舰芯片麒麟9050Pro。

麒麟9050 Pro最核心的技术突破，在于它是全球首款采用逻辑折叠技术（LogicFolding）的高性能移动SoC，也是首款落地"韬定律"（τ定律）的消费级芯片。

在单芯片内，逻辑单元被分层排布，如同从平层升级为复式，内部增设垂直互联通道，好似加装了"电梯"。信号传输路径更短、时延更低、性能更好。

据华为公司董事、半导体业务部总裁何庭波9月4日在ChinaXiv发布的论文披露，麒麟9050 Pro的晶体管密度由上一代约每平方毫米1.55亿颗提升至2.38亿颗，单代提升55%。"这一增幅相当于我们此前三年依靠几何尺寸缩小所取得的成果总和。"

更反直觉的是，晶体管密度大幅提升的同时，功耗反而下降。何庭波在论文中给出的实测数据显示，在等性能条件下，麒麟9050 Pro各核心模块功耗均实现显著降低：NPU功耗下降66%，GPU下降58%，CPU性能核下降41%。

麒麟9050 Pro集成灵犀CPU、马良GPU和达芬奇架构NPU三大核心计算单元。

麒麟9050 Pro的发布，标志着华为自研旗舰芯片在经历六年蛰伏后，正式重回旗舰发布会的核心C位。从Mate 40到Mate XT 2，六年时间里华为经历了外部限制、技术突围、韬定律理论构建到工程化落地的完整周期。

如今，麒麟9050 Pro不仅带着逻辑折叠这一颠覆性的芯片设计范式回归，更以"性能跃升、功耗反降"的实测表现，证明了华为在先进制程受限条件下，通过架构创新走出了一条独特的芯片进化路径。

SEMI：2026Q2全球半导体设备出货同比增长23%，连续两季创历史新高

国际半导体产业协会（SEMI）发布最新《全球半导体设备市场报告》。报告显示，2026年第二季度全球半导体设备出货金额达到405.3亿美元（约合人民币2746亿元），同比增长23%，环比增长11%。这是全球半导体设备市场连续第二个季度创下历史新高。

从全年展望看，SEMI年中预测报告显示，2026年全球半导体制造设备销售额预计达1659亿美元（约合人民币1.12万亿元），同比增长23.2%，创历史新高。

分环节看：

晶圆制造设备（前段制程）：预计达1439亿美元，同比增长23.1%。先进逻辑制程、HBM相关DRAM技术投资持续升温，是主要增长动力。
测试设备：2026年预计增长31%至153亿美元（约合人民币1037亿元）。
封装设备：预计增长9.6%至67亿美元（约合人民币454亿元）。

SEMI预测，这一增长势头将延续至2028年。全球半导体设备销售额有望攀升至2295亿美元（约合人民币1.56万亿元），创下连续五年增长的新纪录。

其中，前段制程设备2028年有望突破2000亿美元（约合人民币1.36万亿元），测试设备达208亿美元（约合人民币1410亿元），封装设备达86亿美元（约合人民币583亿元）。

从产业逻辑看，AI大模型训练与推理对高性能计算芯片、高带宽存储（HBM）的需求持续井喷，推动晶圆厂加速扩产先进制程与存储产能；同时，新能源、智能汽车、消费电子等领域的芯片需求保持韧性，共同支撑了半导体设备市场的长周期景气。

小米玄戒芯片

小米一次性发布玄戒O3、玄戒O100、玄戒D100三颗自研芯片，从单一手机SoC，扩展到手机、AI加速、智能驾驶，支撑“人车家全生态”算力底座。

玄戒 O3（手机旗舰SoC，本次核心）

工艺：3nm，晶体管240亿，芯片面积133mm²
CPU：十核全大核（6超大核+4大核），最高4.35GHz，多核性能比上一代O1提升60%
GPU：16核，支持第三代光线追踪；NPU大幅强化，全芯片模块融入AI计算
跑分：安兔兔522万分，安卓首个突破500万的移动芯片
首发搭载：小米18 Fold折叠手机、小米平板9 Pro Max

定位对标麒麟9050 Pro、高通骁龙旗舰，主打端侧大模型、AI手机。

玄戒 O100（AI加速芯片，暂不手机使用，2027商用）

6nm工艺，晶圆对晶圆垂直堆叠封装，带宽1.22TB/s，是普通手机内存的十几倍
作用：给大模型做加速，用于服务器、本地AI设备，不是手机主芯片。

玄戒 D100（智能驾驶芯片，2027商用）

3nm智驾芯片，20核CPU+16核NPU，支持200B大模型本地运行，面向小米汽车自动驾驶场景。

现实注意点

O3已经量产上机；O100、D100只是发布规格，明年才商用，尚未装车/装机。
发布会为实验室指标，实际手机功耗发热，需要看大量媒体真机评测。

黄仁勋祝贺OpenAI，称AGI已到来

英伟达创始人兼首席执行官黄仁勋今天在 X 平台发文，祝贺 OpenAI 发布最新大模型 Astra，并抛出引人注目的观点：AGI 已经到来。

黄仁勋表示：“OpenAI 从发布 ChatGPT 到o1，再到 Astra 只用了 4 年，AGI 已经到来，恭喜 OpenAI 团队。” IT之家注：通用人工智能（AGI）指的是具备与人类同等智能或超越普通人类的人工智能，能表现正常人类所具有的所有智能行为。

OpenAI 本周四正式发布 Astra，官方称其是全球“最智能、最符合人类价值观的模型”，认为该模型能以“无与伦比的速度、准确性和判断力完成最具挑战性的专业工作”。

OpenAI 总裁格雷格 · 布罗克曼随后在一场电话会议中表示：“欢迎来到 AGI 时代。

AI 研究院、批评学者加里 · 马库斯（Gary Marcus）认为，黄仁勋的判断为时过早。他称黄仁勋没有提供任何科学定义，也没有给出任何证据。在他看来，英伟达只是通过单方面宣布，接管原本属于科学范畴的问题。

马库斯同时附上了自己的 10 项 AGI 定义标准，并指出Astra 目前只能满足其中一到两项。另一方面，OpenAI 首席执行官萨姆 · 奥尔特曼最近出席播客节目时认为，AGI 充其量只是定义非常模糊的术语，他甚至表示，AGI 可能只是一个“无关紧要的营销词”。

全球首款碳化硅超级结功率器件在沪发布，实现国产原创技术突破

9月7日，碳化硅前沿技术分享暨成果发布会在上海举办，瑶芯微电子联合中国科学院院士、西安电子科技大学教授郝跃团队，以及芯联集成，正式发布全球首款碳化硅超级结MOSFET量产产品。

该成果历经五年产学研联合攻关，成功突破全球技术瓶颈，标志着我国碳化硅产业正式从跟随对标迈入原创突破新阶段。

碳化硅功率器件是新能源汽车、数据中心、光伏储能等领域的核心芯片，全球市场规模即将迈入百亿美元级别。

目前，全球市场长期由海外企业垄断，而下一代超级结技术因工艺难度极高，多年来始终停留在实验室阶段，产业化难题始终未被攻克。

本次研发团队攻克了理论模型适配、电场分布协同、精密工艺制造三大世界性难题，创新采用高能离子注入、多层精准外延等核心工艺，突破传统器件性能局限。

实测数据显示，该产品实现1635V超高耐压，高温、常温导通电阻大幅优化，高温电流密度较国际顶级水平提升166%，功率密度提升81%，逼近碳化硅材料一维物理极限，同时解决了器件高温性能漂移难题。

相较于传统碳化硅器件，全新超级结产品可实现系统级技术革新，既能适配新能源汽车、AI服务器高压供电场景，也为高压电网装备应用奠定基础。

依托8英寸量产工艺，产品芯片面积更小、成本更低，性价比优势显著。

长鑫LPDDR6细节披露

长鑫存储自主研发的LPDDR6芯片已实现量产商用，首发搭载于小米18 Fold 折叠旗舰手机，这是全球范围内LPDDR6产品首次在旗舰手机端落地商用。该款产品芯片容量为16GB，最高传输速率可达12800Mbps，与SoC搭配速率为10667Mbps，可为 SoC 提供充裕的数据带宽，满足旗舰级智能手机及高性能终端设备对计算能力的严苛需求。

此次长鑫量产的LPDDR6单颗粒容量为16Gb，封装芯片容量达16GB，遵循JEDEC LPDDR6标准，采用1295 Ball FBGA全新封装。该芯片最高传输速率可达12800Mbps，与速率10667Mbps的LPDDR5X相比，带宽提升60%。该产品的功耗相比上一代的LPDDR5X降低了20%，能够有效延长移动设备的续航。

此次长鑫LPDDR6的研发及量产背后涉及多项创新：

设计方面

采用双子通道架构，常规模式下配置24bit原生I/O，其高速接口支持每路信号引脚独立调校预加重（pre-emphasis）、信号均衡（DFE）参数，配合智能训练机制，充分保障高速传输下的信号准确性与运行稳定性。

能效管理方面

LPDDR6采用了双轨DVFS的设计，该设计提供了硬件层面的电压分离能力。同时，LPDDR6也引入动态效率模式，实现策略调度。这些功能支持LPDDR6在不同负载下始终保持最佳能效比，为兼顾高算力与长续航的移动设备提供了灵活的内存支撑。

可靠性方面

LPDDR6在原有Link ECC、On Die ECC基础上，新增每行激活计数（PRAC）防止行锤攻击，以及内建自测试（MBIST）等功能，以多重机制保障数据完整性与系统稳定性。工艺设计协同创新：通过工艺与设计的协同创新，针对CMOS 区域的关键电路和设计规则LDR 进行了超过100项深度优化和创新，成功制造出尺寸更小，性能更优的CMOS 晶体管，支撑了产品性能高带宽低功耗的升级需求。

封装方面

此次后道封装采用的是1295 Ball的FBGA封装，由于该封装的焊球面积相对LPDDR5的496 Ball大50%，制造难度也同步提升。在塑封环节长鑫采用了高导热型High K EMC（高导热环氧塑封料）对芯片整体进行包覆保护，可使颗粒热阻下降40%左右，大幅改善LPDDR6高负载运行时的热量导出效率，充分保障颗粒性能稳定发挥。

当下，高性能、低功耗内存需求持续增长。LPDDR6作为最新一代低功耗高速率产品，未来落地场景涵盖手机、电脑、智能汽车、边缘服务器、智能穿戴设备和机器人等领域。

长鑫存储此次成功推出LPDDR6，是公司在高端存储自主研发中的重要里程碑。该产品目前正加速商业化与规模化应用，公司将持续优化其性能表现、丰富产品线组合，携手产业链伙伴，共同推动LPDDR6内存技术在更广泛智能场景中落地。

2Q26 DRAM产业营收季增59.5%，供给扩张仍不及需求成长

随着LLM模型训练、AI推理刺激AI Server需求，HBM3e、LPDDR5X和高容量RDIMM出货同步成长，Agentic AI应用则带动各容量规格的RDIMM拉货。供给方面，原厂库存处于谷底、且新增供给优先满足Server应用，第二季整体DRAM位元出货量小幅成长。

观察影响第三季营收的重要因素，单季位元出货量将持续小量增加，价格则因部分大容量RDIMM需求转至中低容量产品，加上PC与智能手机客户对涨价的承受能力有限，预估Conventional DRAM价格季增幅度缩减至13-18%，以原厂大幅收敛供给的Consumer DRAM涨幅最高。

TrendForce集邦咨询表示，Samsung（三星）因率先导入HBM4量产并出货，第二季位元出货量季增幅度居三大原厂之首；且平均销售单价（ASP）大幅提升，季度营收达609.8亿美元，季增63.4%，以39.4%的市占率排名第一。

营收第二名为SK hynix（SK海力士），由于其HBM占公司整体出货位元比重为三大原厂中最高，ASP增幅受限，第二季营收季增37.9%，上升至385.9亿美元，市占则小幅下滑至24.9%。

Micron（美光）在产能受限下，产品组合持续偏向高单价的Server DRAM，第二季营收季增达65.5%，上升至360亿美元，市占率也略微成长至23.3%。TrendForce集邦咨询指出，三大原厂2026至2027年主要通过加速升级先进制程以提高位元供给，投片规模的扩张则借由优化生产流程、收购洁净室，以及从其他产品线调动洁净室空间达到小幅上修。

相对而言，Nanya（南亚科）、Winbond（华邦电子）、PSMC（力积电）等厂商主攻成熟制程产品，第二季动能持续由前三大厂商转换制程后无法满足的需求支撑。Nanya的DDR4、DDR3合约价显著提高，整体营收季增达68.3%，来到26.12亿美元。Winbond营收则季增75.8%，成长至9.98亿美元。

哈萨比斯斯坦福商学院对话核心要点

1. 时代判断：处在奇点的山麓，属于“物种级转型”

我们现在还没到奇点，但已经站在奇点山脚下（foothills of singularity）；AI变革速度约为工业革命的10倍，未来十年容错空间很小。
预判：AGI大约2030年到来，误差±1年。
概念：能力悬垂（Capability Overhang）——模型已经具备很强能力，但人类还没有充分挖掘使用；未来普通人借助AI，创造力会获得指数级放大。

2. AGI本质：智能≠意识

不需要让AI产生意识，就可以实现强大通用智能；智能和意识是两件独立事情，不要混在一起开发。
DeepMind初心：第一步解决智能问题，第二步用智能去解决人类所有重大难题（疾病、气候、核聚变等）。AlphaFold当年选择公开成果，就是出于这个理念，放弃短期商业垄断，推动全球科研。

3. AI是双刃剑，风险不能忽视

前沿大模型属于双重用途技术：既能攻克新药研发、气候难题；也可以被用来制造病原体、发起网络攻击。公众担心AI风险是合理的，不认同“风险被夸大”的说法，可以类比核技术、气候变化这类全球性议题。
AI行业存在囚徒困境：谁花更多成本做安全，短期商业竞争就会吃亏，因此需要国际协作破局。
他个人理想：AGI最好诞生在类似CERN（欧洲核子中心）这样的多边公共科研机构，而不是单纯商业公司。

4. 监管思路：要动态、智能式监管，拒绝静态死板法规

AI迭代太快，固定几年前制定的静态法规很快失效。
主张灵活动态监管：对前沿模型做定期独立能力评估；同时在医疗、自动驾驶等领域保留行业专项法规。
对开源AI提出疑问：开源支持者需要回答如何防范坏人滥用模型的问题。

5. 社会与经济影响

AGI成熟之后，现有很多经济理论会失效；未来后稀缺时代，工作形态会发生巨大改变。
但未来不是注定的，人类仍然掌握主动权。

精简一句话：哈萨比斯认为人类正处在奇点山脚，AGI大概率2030年落地，这是一次速度远超工业革命的物种级变革；AI是双刃剑，存在囚徒困境，需要动态监管与国际协作；智能不必伴随意识，AI最大价值是作为科研工具，解决医学、气候等基础难题。

封装缘何成为AI内存的核心？

生成式人工智能浪潮之下，超大规模算力集群对内存的数据吞吐能力提出了前所未有的严苛要求。作为当前AI加速器最核心的配套存储方案，高带宽内存（HBM）正从单纯的存储器件，转变为决定整套 AI 计算系统上限的关键一环。

在今年的Hot Chips大会上，SK海力士发布的一份技术报告传递出了一个核心观点：HBM后续的技术进步，不仅有赖于DRAM电路性能的优化，还离不开先进封装技术、更高密度的垂直集成、热管理能力的提升，以及内存与处理器设计之间更紧密的协同配合。

从底层架构来看，HBM依靠垂直堆叠的独特设计打破了传统内存的带宽桎梏。HBM技术方案将多颗DRAM裸片层层堆叠放置于基础裸片之上，通过贯穿硅片的硅通孔TSV实现堆叠层之间高速信号互通。完成堆叠后的完整内存封装，与GPU、AI加速器共同排布在同一块硅中介层，依托成千上万条并行互连通道完成处理器与内存之间海量数据的实时交互。

对比传统外置内存架构，这种近距离宽带宽互连模式，在大幅缩减信号传输路径的同时，极大释放了内存带宽潜力，还能够有效节约主板上宝贵的布线空间。报告通过HBM3E与GDDR6的对照测试直观展现出架构层面的优势，四组HBM3E封装即可实现144GB存储容量以及约4TB/s的带宽输出，而达成同等能力需要部署十二颗GDDR6器件，前者所占用的电路板面积仅为后者方案的一半。

除此之外，在高速数据传输场景当中，HBM3E在每比特传输能耗指标上同样表现出明显优势，为高负载数据中心降低长期运营功耗打下硬件基础。大模型训练与推理业务的持续扩张，让AI系统对存储提出三重并行诉求：面向并行计算的更高带宽、适配千亿级大模型的更大容量，以及为控制数据中心散热与运营成本所需的更优能效。每一代HBM产品的研发目标，都向着带宽、容量、能效三大方向同步推进。随着技术代际不断更迭，HBM的峰值带宽实现了跨越式增长，从HBM2E约460GB/s，升级至HBM3的717GB/s，HBM3E进一步达到1024GB/s，而全新一代HBM4更是将峰值带宽拉升至2048GB/s。带宽翻倍背后的核心改动，来自接口总位宽的扩容，HBM4把数据通路数量由1024条提升至2048条，从硬件物理层面拓宽了数据传输的通道。

性能指标跨越式提升的另一面，是制造端难度的急剧攀升。HBM4一颗封装内部硅通孔数量已经超过两万颗，微凸点的数量也达到一万六千余个。堆叠层数增加、封装尺寸放大，给整个生产链路带来一连串复杂的工程难题。晶圆减薄之后裸片更容易发生翘曲变形，堆叠层之间凸点高度的一致性管控、狭小缝隙内部填充材料的工艺把控、多层互连焊点长期运行的可靠性保障，以及高密度堆叠结构下的热量导出，都成为摆在产业链面前亟待攻克的关卡。

HBM属于多层一体化堆叠器件，堆叠体系当中任意一层裸片出现微小缺陷，都有可能造成整套成品失去使用价值。正因如此，高精度的缺陷检测流程，以及已知良好堆叠裸片的可靠性测试，已经成为HBM量产制造当中不可缺少的质控环节。

为平衡堆叠层数、生产良率与热阻指标，SK海力士将模塑底填批量回流工艺MR‑MUF视作现阶段主力量产技术路线。不同于热压键合工艺需要逐一对每一颗裸片施加压力与高温完成贴合，批量回流技术能够一次性完成堆叠内部大量互连点位的焊接，之后再注入保护填充材料完成整体封装。这条工艺路线可以有效提升大规模生产的效率，同时降低堆叠结构的整体热阻。

但随着堆叠层数不断加高，该工艺对于裸片翘曲以及层间窄间隙的容错空间也在持续收窄，对前期晶圆加工精度提出更高要求。依托迭代优化后的MR‑MUF工艺，SK海力士已经成功开发出16层堆叠规格的HBM3E产品，实现48GB存储容量，并且将整体封装高度控制在775微米以内，在有限垂直空间内完成了存储密度的提升。

放眼更远的技术路线，当HBM堆叠层数迈向20层甚至更高时，混合键合技术将逐步接过接力棒，成为下一代高密度堆叠的核心解决方案。混合键合摒弃传统焊料微凸点结构，让介质层表面与铜互连触点实现直接接合。取消凸点之后互连间距能够进一步缩小，在同样的封装面积内可以布设更多硅通孔，以此支撑更高的带宽目标。

与此同时，节省下来的垂直空间，可以用来选用机械厚度更大、结构稳定性更强的DRAM裸片，在堆叠层数提升的前提下改善器件本身的机械耐久度。铜‑铜直接互连还拥有更优异的导热性能，随着堆叠当中处于工作状态的DRAM层数越来越多，散热带来的压力持续上涨，这项热传导上的优势价值将会进一步凸显。

热管理已经不再是后期优化项，而是HBM架构设计之初就必须统筹规划的核心课题。带宽提升必然带来内存功耗上涨，而垂直堆叠本身天然形成热量向上传导受阻的物理困境，越靠内层的裸片散热路径越长，越容易出现局部热点。针对这一痛点，SK海力士提出i‑HBM创新架构，在发热量最高的层与层之间的界面区域，嵌入电绝缘同时具备高导热属性的专用构件，以此搭建一条独立高效的散热通道。

根据报告当中的仿真测算结果，该架构最高有望实现30%以上的热阻降幅。除增设专用散热通路之外，基础裸片采用先进逻辑制程可以从源头降低基底电路运行功耗，而将供电硅通孔均匀分布在整个堆叠封装内部，则能够优化整体供电网络，减少供电链路损耗带来的额外发热。

一系列封装与热管理层面的技术攻坚，最终指向AI算力产业当下最为突出的内存瓶颈。现如今AI算力芯片的硬件性能越来越难以完全释放，系统整体性能上限，往往受制于内存向高速处理器输送数据的速度与效率。即便加速器本身拥有极强的运算能力，一旦出现算力单元等待内存数据加载的情况，就会造成计算芯片空置，电力、散热等配套资源被无端消耗。

HBM的出现有效缓解了内存墙带来的制约，而行业也逐渐意识到，决定HBM能否充分释放带宽潜力的关键，早已落到了过去被视作次要制造环节的封装工艺之上。这份报告也映射出整个存储与算力产业正在发生的结构性转型。在过去传统的服务器硬件生产流程当中，内存属于系统组装后期才进行装配的零部件，存储与处理器之间相对独立。

而面向AI的先进异构集成封装方案里，HBM必须在项目开发早期，就与高成本算力芯片、硅中介层完成一体化协同设计。HBM器件还要能够承受台积电CoWoS封装、重布线层中介层、嵌入式桥接等异构集成技术在生产和长期运行过程当中产生的各类机械应力。

产业边界随之被打破，内存供应商、晶圆代工厂、处理器研发企业以及封装测试厂商之间，已经不能再按照过去分段开发的模式推进项目，多方协同必须前置到产品定义阶段。先进封装早已超越单纯的器件组装手段，成为未来AI系统能否达成预期带宽、存储容量、长期运行可靠性以及高能效目标的决定性力量。

高通孟樸：智能体AI将系统级重构半导体行业

对半导体行业而言，智能体AI带来的不是一次简单升级，而是系统级重构。

孟樸指出，在架构方面，智能体需要持续运行、持续处理传感器数据，并在 CPU、NPU、传感器、连接等不同模块之间实现系统级协同。CPU要支持任务规划和工作流编排；NPU要支持高性能、低功耗的持续推理；传感中枢要持续处理多模态数据；面向6G与智能体AI的连接系统，则要支持云、边缘与端侧模型高效实时协同。关键不再是单一处理器更强，而是整个系统协同得更好。

面对这样的系统级变革，需要广泛而深入的技术布局。高通的能力覆盖新一代终端架构的多个关键领域：

在连接方面，包括蜂窝通信、Wi-Fi与蓝牙、射频前端；在计算和AI方面，包括CPU、NPU、GPU、ISP、DSP，以及软件和开发者生态。更重要的是，这些能力通过系统级设计协同起来，从最终用户体验出发，在性能、功耗、连接、感知和终端形态等约束之间实现整体优化。

“支撑这一切的，是高通超过20万项全球专利及专利申请，以及累计超过1100亿美元的研发投入。我们更愿意把这些能力，看作一个可以与产业共享的技术底座——通过平台和生态合作，帮助更多合作伙伴，把智能和连接带入更广阔的应用场景。”孟樸强调。

这样一个技术底座，面向的是一个不断扩展的终端市场。如今，全球大约有60亿部手机、20亿台个人AI终端、20亿台PC以及5亿辆智能网联汽车。此外，预计到2035年，全球将分布着超过100万台机器人和超过500亿的工业物联网连接数。

这也意味着，AI带来的半导体需求正在从少数计算节点，扩展到越来越广泛的终端和产业场景，并持续打开半导体产业的增长空间。Omdia近期将2026年全球半导体市场营收同比增长预测，大幅上调至94.1%。

要覆盖如此广泛的终端和场景，需要跨越整个计算连续体的系统级能力。

据孟樸介绍，当前，高通正在把长期积累的高性能、低功耗计算、AI 和连接能力，扩展到整个计算连续体。高通的产品组合，覆盖从毫瓦级到千瓦级的功率范围：从智能耳机、智能手表、智能眼镜，到智能手机和AI PC，再到汽车的智能座舱与驾驶辅助平台，乃至机器人和工业终端，一直延伸到数据中心机架。从骁龙、高通跃龙，再到高通飞龙，高通不同品牌下的产品组合，共享我们长期积累的技术基础和软件能力。

☆ END ☆

莫大康：浙江大学校友，求是缘半导体联盟荣誉顾问。亲历50年中国半导体产业发展历程的著名学者、行业评论家。自2015年“求是缘半导体联盟”成立起，坚持每周整理撰写半导体行业周要闻，至今从未断更。作为年逾八旬、自1963年入行的资深学者，他每日凌晨4点开始阅读筛选全球资讯，以冷静拆解和纵深感笔触记录产业变迁。这份周要闻已成为众多从业者洞察市场的重要参考。他拒收商业稿酬，无偿首发于联盟，践行“奉献”与“坚持”。数百篇周记不仅梳理了信息，更见证了中国半导体从跟跑到并跑的努力。在信息碎片化时代，莫大康用雷打不动的“每周一更”，诠释了对行业最长情的守护。

求是缘半导体联盟成立于2015年11月，作为跨学科的全球化半导体产业平台，以“促进半导体产业合作和知识共享”为愿景，秉承“开放、共享、国际化、全产业链”的核心理念，助力全球、特别是中国的半导体及相关产业发展。联盟拥有超过500家单位会员和2500名个人会员，在北美、杭州、上海、无锡、常州、深圳、苏州、北京设有联络处。联盟定期举办年度产业峰会活动，不定期开展线上线下专题活动；拥有“一周芯闻”、“求是芯星”、“技术沙龙”、“直播沙龙”、“会员走访”、“会员风采”、“供需发布”等资讯栏目；提供投融资咨询、法律咨询、管理咨询、人力咨询、产业对接、市场拓展等服务；联盟还设立了奖学金，拥有产业投资基金以及产业培训班，以全方位支持会员发展。